virtuoso版图小技巧6（连载中...）

发布日期： 2025-05-21 阅读量： 作者： 星夢妙者

1、在原理图中高亮同一器件所有相关的net

在CIW(Cadence Interaction Windows)窗口中，执行以下代码；然后点击原理图中的器件，所有与该器件相连的net将被高亮显示。

auProbeAddNetsForDev()

2、调整virtuoso标题栏显示

当我们同时打开多个virtuoso项目时，可能会发现每个项目的标题栏显示相同，难以区分项目名，这给查找所需项目带来困难。

解决方法：在.cdsinit文件中添加以下代码，可以将项目名顺序放置在标题栏最前面：

envSetVal("designEditor.window" "windowNameFormat" 'string "%c %l %v %x %a")

其中：%c 表示cell name，%l 表示library name，%v 表示view name。

单个virtuoso项目调整前后标题栏顺序：

多个virtuoso项目调整前后标题栏顺序：

3、隔库检查

为了避免测试库或其他库中的cell被调用，在完成模块后需要进行隔库检查。按照下图操作，在生成的summary文件中的“instance statistics”栏查看结果。

4、修改库中最大可包含的cells数量

当导入较大的gds文件时，可能会发现目标库自动分成多个，这是因为每个库中的cell数量受限，需要进行修改。如下图所示：

5、快速查看版图中相关信息

在画版图的过程中，可能会建立各种group和层次的blocks，虽然做起来方便，但过段时间查找时可能会感到混乱。按照下图操作，可以快速清晰地查看版图中所需的信息（例如：cell name、group name...）。赞一个?

*以上内容仅供个人学习，切勿用于商业。

随便看看